深圳pcb抄板介紹PCB設計規則檢查器編寫技巧 編寫屬于自己PCB設計規則檢查器具有很多優點，盡管PCB設計檢查器并不那么簡單，但也并非高不可攀，因為任何熟悉現有編程或腳本語言PCB設計人員完全能夠PCB設計檢查器，這項工作好處是不可估 http://www.pcbykm.com/。然而，市場銷售通用工具通常不具備足夠靈活性以滿足特定PCB設計需要。因此，客戶必須將新特性需求反映給DRC工具開發商，而這通常需要耗費一定資金和時間，尤其當需求不斷更新時。幸運是，大多數工具開發商均可為客戶提供編寫屬于自己DRC以滿足特定需求便捷方法。但是，這種具有強大功能工具尚未得到廣泛認同或使用。本文提供了利用DRC工具獲取較大收益實用指南。 由于DRC必須遍歷 PCB設計整個電路圖，包括每個符號、每個引腳、每個網路、每種屬性，如有必要還能創建數目不限“附屬”文件。如4.0節所述，DRC可以標示出任何違反PCB設計規則細微偏差。例如其中一個附屬文件就可能包含PCB設計用到全部去耦電容。如果電容數低于或高于期望值，就將在可能出現電源線dv/dt問題地方標注紅色記號。這些附屬文件或許必不可少，但并非任何商用DRC工具都一定能創建這些文件。 DRC另一優勢是便于更新，以適應新PCB設計特性(如那些可能影響PCB設計規則新特性)需要。而且，一旦在該領域獲得充分經驗，那么還能實現許多其它功能。 例如，如果能編寫屬于自己DRC，那么就能編寫屬于自己物料清單(BOM)創建工具，這樣就能更好地處理特定用戶需求，如獲取本身不屬于電路圖數據庫一部分器件“額外硬件”(如插座、散熱裝置或螺絲刀)。或者PCB設計人員可以編寫屬于自己Verilog網表分析器，該分析器在PCB設計環境下具有充分靈活度，如樣獲取適用于特定器件Verilog模型或時間文件。實際上，由于DRC遍歷了整個PCB設計電路圖，因此可以收集全部有效信息以輸出PCB設計Verilog網表分析所需仿真和/或BOM。 在不提供任何程序代碼前提下討論這些話題實在有些牽強，為此，我們將以一種電路圖獲取工具為例進行說明。本文采用了Mentor Graphics公司開發附屬于PADS-Designer產品線ViewDraw工具。此外，我們還采用了ViewBase工具，這是一個可被調用并對ViewDraw數據庫進行存取操作簡化C例行程序庫。利用ViewBase工具，PCB設計人員可以輕松地采用C/C 語言為ViewDraw編寫完整且DRC工具[2] [3]。需要注意是，這里討論基本原則同樣適用于任何其它PCB電路圖工具。